#SC21CAT Portes obertes IMB-CNM: Visita guiada al Museu de Microelectrònica "Zenon Navarro"
https://www.imb-cnm.csic.es/en/outreach/events/sc21cat-portes-obertes-imb-cnm-visita-guiada-al-museu-de-microelectronica-zenonIMB-CNM Thesis: Modelling and Physical Design Automation for Organic and Printed Devices and Circuits
https://www.imb-cnm.csic.es/en/outreach/events/imb-cnm-thesis-modelling-and-physical-design-automation-organic-and-printed-devicesIMB-CNM Talks: An overview of the Centro Nacional de Aceleradores (CNA)
https://www.imb-cnm.csic.es/en/outreach/events/imb-cnm-talks-overview-centro-nacional-de-aceleradores-cnaIMB-CNM Talks: Dones i Ciència
https://www.imb-cnm.csic.es/en/outreach/events/imb-cnm-talks-mujeres-y-cienciaIMB-CNM Talks: Mujeres y ciencia
https://www.imb-cnm.csic.es/en/outreach/events/imb-cnm-talks-mujeres-y-cienciaCom es fabrica un xip? Un equip de gravació de TVE visita la Sala Blanca
El programa Mejor Contigo de Televisión Española (TVE) s'endinsa a la Sala Blanca de Micro i Nanofabricació per conèixer, des de dins, com es fabrica un xip.
How is a chip made? A TVE recording team visits the Clean Room
The "Mejor Contigo" program on Televisión Española (TVE) enters the Micro and Nanofabrication Clean Room to learn, from the inside, how a chip is manufactured.
¿Cómo se fabrica un chip? Un equipo de grabación de TVE visita la Sala Blanca
El programa Mejor Contigo de Televisión Española (TVE) se adentra en la Sala Blanca de Micro y Nanofabricación para conocer, desde dentro, cómo se fabrica un chip.
El maquinari de codi obert dissenyat a Barcelona ja compta amb la segona generació de processadors RISC-V Lagarto
El CSIC participa en la creació d’aquest nou xip, que ha estat batejat amb el nom de DVINO.
The open source hardware designed in Barcelona already has the second generation of RISC-V Lagarto processors
The Institute of Microelectronics of Barcelona of the CSIC participates in the creation of this new chip, which has been baptized with the name DVINO. It incorporates a restructuring of the initial design with greater concurrency, as well as some own IP blocks.